Pipelining ukazov: definicija in delovanje v sodobnih procesorjih

Prednosti povezovanja po ceveh:

1. Čas cikla procesorja se skrajša, kar poveča prepustnost ukazov. Pipelining ne skrajša časa, potrebnega za dokončanje ukaza, temveč poveča število ukazov, ki jih je mogoče obdelati hkrati ("naenkrat"), in zmanjša zamik med dokončanimi ukazi (imenovan "prepustnost").
   Več stopenj cevovoda ima procesor, več ukazov lahko obdela "hkrati" in manjša je zamuda med dokončanimi ukazi. Vsak prevladujoči splošni mikroprocesor, ki se proizvaja danes, uporablja vsaj 2 stopnji cevovoda do 30 ali 40 stopenj.
2. Če se uporablja cevna povezava, je lahko aritmetična logična enota procesorja zasnovana hitreje, vendar bo bolj zapletena.
3. Cevovodno povezovanje teoretično poveča zmogljivost v primerjavi z jedrom brez cevovodnega povezovanja za faktor števila stopenj (ob predpostavki, da se za isti faktor poveča tudi taktna frekvenca), koda pa je idealna za izvajanje po cevovodih.
4. Procesorji s cevno vezavo na splošno delujejo pri višji taktni frekvenci od taktne frekvence pomnilnika (od tehnologije iz leta 2008 pomnilniki delujejo pri nižjih frekvencah v primerjavi s frekvencami procesorjev), kar poveča splošno zmogljivost računalnikov.

Slabosti cevovodnega povezovanja:

Pipelining ima veliko pomanjkljivosti, čeprav jih procesorji in oblikovalci prevajalnikov odpravljajo s številnimi tehnikami; v nadaljevanju je seznam pogostih pomanjkljivosti:

1. Zasnova procesorja z nepovezanimi vlakni je preprostejša in cenejša za izdelavo, saj procesor z nepovezanimi vlakni izvaja le eno navodilo hkrati. To preprečuje zamude pri vejicah (pri cevastem povezovanju se vsaka veja zakasni) in težave pri hkratnem izvajanju zaporednih ukazov.
2. V procesorju s cevnimi povezavami vstavljanje flip flopov med moduli poveča zakasnitev ukazov v primerjavi s procesorjem brez cevnih povezav.
3. Procesor, ki ni vezan na celice, bo imel določeno prepustnost ukazov. Uspešnost procesorja s cevnimi povezavami je veliko težje napovedati in se lahko pri različnih programih močno razlikuje.
4. Številne zasnove vključujejo cevovode, dolge 7, 10, 20, 31 in celo več stopenj; pomanjkljivost dolgega cevovoda je, da je treba ob vejanju programa celoten cevovod sprati (počistiti). Večja prepustnost cevovodov ne zadostuje, kadar izvajana koda vsebuje veliko vej: procesor ne more vnaprej vedeti, kje bo prebral naslednji ukaz, in mora počakati, da se ukaz vejitve konča, pri čemer ostane cevovod za njim prazen. To pomanjkljivost je mogoče zmanjšati s predvidevanjem, ali se bo pogojni ukaz za vejitev vejil na podlagi predhodnih dejavnosti. Ko je vejitev rešena, mora naslednji ukaz prepotovati celotno pot po cevovodu, preden je njegov rezultat na voljo in procesor spet začne "delati". V takšnih skrajnih primerih je lahko zmogljivost procesorja s cevovodi slabša od procesorja brez cevovodov.
5. Žal vsa navodila niso neodvisna. V preprostem cevovodu je za dokončanje enega ukaza lahko potrebnih pet stopenj. Če želi ta cevovod delovati s polno zmogljivostjo, bo moral med dokončanjem prvega izvajati 4 zaporedna neodvisna navodila. Vsako od teh štirih navodil je lahko odvisno od izhoda prvega navodila, zaradi česar mora nadzorna logika cevovoda čakati in v cevovod vnesti zastoj ali izgubljen takt, dokler se odvisnost ne odpravi. Na srečo lahko tehnike, kot je posredovanje, znatno zmanjšajo število primerov, ko je potrebno zaustavljanje.
6. Programi, ki se sami spreminjajo, se na cevovodni arhitekturi morda ne bodo pravilno izvajali, če so navodila, ki se spreminjajo, blizu navodilom, ki se izvajajo. To je lahko posledica tega, da so navodila morda že v vhodni čakalni vrsti za predpomnjenje, zato modifikacija morda ne bo učinkovala pri prihodnjem izvajanju navodil. Predpomnilniki za navodila težavo še poslabšajo.
7. Nevarnosti: Ko programer (ali prevajalnik) piše kodo zbirnika, običajno predpostavlja, da se vsak ukaz izvrši, preden se izvrši naslednji ukaz. Kadar ta predpostavka ni potrjena s pipeliningom, povzroči nepravilno obnašanje programa, situacija pa je znana kot nevarnost. Obstajajo
   različne tehnike za odpravljanje nevarnosti ali njihovo odpravljanje, kot sta posredovanje in zakasnitev (z vstavljanjem zastoja ali zapravljenega takta).

Splošni cevovod

Na desni je splošni cevovod s štirimi stopnjami:

1. Prinesi
2. Dekodiranje
3. Izvedba
4. Zapisovanje nazaj

V zgornjem sivem polju je seznam ukazov, ki čakajo na izvršitev, v spodnjem sivem polju je seznam dokončanih ukazov, v srednjem belem polju pa je cevovod.

Izvedba je naslednja:

Bubble

Ko pride do "zastoja" (prekinitve) pri izvajanju, se v cevovodu ustvari "mehurček", v katerem se ne zgodi nič koristnega. V ciklu 2 se pri pridobivanju vijoličnega ukaza zamudi in v fazi dekodiranja v ciklu 3 je zdaj mehurček. Vse, kar je za vijoličnim ukazom, je prav tako zadržano, vendar se vse pred vijoličnim ukazom nadaljuje z izvajanjem.

Jasno je, da v primerjavi z zgornjo izvedbo mehurček daje skupni čas izvedbe 8 urnih taktov namesto 7.

Mehurčki so kot zastoji (zamude), v katerih se pri pridobivanju, dekodiranju, izvajanju in pisanju nazaj ne zgodi nič koristnega. To je kot koda NOP (kratica za No OPeration).

Primer 1

Tipičen ukaz za seštevanje dveh števil je ADD A, B, C, ki sešteje vrednosti v pomnilniških mestih A in B ter rezultat postavi v pomnilniško mesto C. V cevovodnem procesorju bi cevovodni krmilnik to nalogo razdelil na vrsto opravil, podobnih:

Lokaciji 'R1' in 'R2' sta registra v procesorju. Vrednosti, shranjene v pomnilniških mestih z oznakama 'A' in 'B', se naložijo (kopirajo) v ta registra, nato se seštejejo in rezultat se shrani v pomnilniško mesto z oznako 'C'.

V tem primeru je cevovod tristopenjski - nalaganje, izvajanje in shranjevanje. Vsaka od teh stopenj se imenuje faza cevovoda.

V procesorju brez celične strukture lahko naenkrat deluje le ena stopnja, zato se mora celoten ukaz končati, preden se lahko začne naslednji ukaz. Pri procesorju s cevnim povezovanjem lahko vse stopnje hkrati delajo na različnih navodilih. Ko je to navodilo v fazi izvajanja, bo drugo navodilo v fazi dekodiranja, tretje pa v fazi pridobivanja.

Primer 2

Za boljše razumevanje koncepta si lahko ogledamo teoretični tristopenjski cevovod:

in psevdokodo sestavljenega seznama, ki ga je treba izvesti:

Tako bi se izvedel:

Navodilo LOAD se prenese iz pomnilnika.

Izvrši se ukaz LOAD, medtem ko se ukaz MOVE prenese iz pomnilnika.

Ukaz LOAD je v fazi Store, kjer bo njegov rezultat (številka 40) shranjen v register A. Medtem se izvaja ukaz MOVE. Ker mora vsebino A premakniti v B, mora počakati na zaključek ukaza LOAD.

Ukaz STORE je naložen, medtem ko se ukaz MOVE zaključuje in se izračunava ukaz ADD.

In tako naprej. Upoštevajte, da je včasih navodilo odvisno od rezultata drugega navodila (kot je naš primer MOVE). Kadar se več kot eno navodilo sklicuje na določeno lokacijo za operand, bodisi z branjem (kot vhod) bodisi s pisanjem (kot izhod), lahko izvajanje teh navodil v vrstnem redu, ki se razlikuje od prvotnega vrstnega reda programa, privede do situacije nevarnosti (omenjene zgoraj).

• Cevovod (računalništvo)
• Vzporedno računalništvo
• Vzporednost na ravni ukazov